NTT株式会社は、東京大学、九州大学、理化学研究所と共同で、量子コンピューティングのためのロードストアアーキテクチャを導入し、メモリと処理ユニットを分離することで、スケーラビリティとリソース効率の課題に対処しました。この設計は従来の量子回路ベースのアプローチに代わるもので、ハードウェアリソースの要件を約40%削減し、実用的なシナリオでは最大90%のメモリ効率を達成しています。このアーキテクチャは行アクセスとポイントアクセスの量子メモリ方式を活用し、従来の設計と比較して計算時間の増加を約5%に抑えています。 ロードストアアーキテクチャにより、異なる量子ハードウェア構成間での互換性を向上させ、プログラムの移植性を実現します。メモリと処理を抽象化することで、プログラム開発を簡素化し、スケーラビリティを向上させ、ハードウェアの44%から67%しか計算に使用されない従来の量子回路の非効率性に対処します。このアプローチは、エラー訂正、プログラミング言語、コンパイル最適化の進歩もサポートし、量子コンピューティングにおける並行研究を促進します。 第31回IEEE国際高性能コンピュータアーキテクチャシンポジウム（HPCA-31）で発表された研究結果は、ロード、ストア、キャッシュなどの古典的なコンピューティングの概念が量子システムでも有効であることを実証しています。このアーキテクチャは、効率的なハードウェア活用を可能にし、進化する量子技術間の互換性を促進することで、実用的な耐障害性のある量子コンピュータの開発を加速すると期待されています。 2025年3月3日