デュアルレール量子エラー訂正をNVIDIA Grace Hopperスーパーチップで評価するための量子回路

Quantum Circuitsは、量子アルゴリズムの開発とハイブリッド量子古典計算ワークフローを加速させるための取り組みの一環として、NVIDIAおよびSupermicroと協力し、NVIDIA Grace Hopper Superchipsを導入することを発表しました。ニューヘイブンのQuantum Circuits本社に設置されるこのシステムは、Yale Quantum Institute (YQI)およびQuantumCTとの研究提携を支援します。この統合は、Quantum CircuitsのDual-Rail Cavity Qubit (DRQ)技術とAquSimシミュレーターをNVIDIAのCUDA-Qプログラミングプラットフォームと組み合わせることで、耐障害性のある量子コンピューティングアーキテクチャの高スループット開発とテストを可能にすることを中心としています。 この協力関係の当初の焦点は、量子コンピューティング分野における主要な課題である量子誤り訂正(QEC)です。論理量子ビットあたり数千の物理量子ビットを必要とする従来のスケーリング手法に依存するのではなく、Quantum Circuitsは、ハードウェアレベルで組み込まれたエラー検出機能を含むDRQ技術により効率を改善することを目指しています。同社によると、このアプローチは必要なオーバーヘッドを少なくとも1桁削減し、数百万ではなく数万の量子ビットに基づく実用的なシステムへの道を開くとしています。Grace Hopper SuperchipsのCPU-GPUアーキテクチャにより、チームはDRQエラーレートシミュレーションを加速し、QECコード設計を改良することが可能になります。 長期的には、Quantum Circuitsは完全統合型量子コンピューティングシステムの一部として、Grace Hopperシステムを製品提供に組み込む計画です。この共同イニシアチブは、高度なシミュレーション機能と目的に特化した量子制御スタックを組み合わせた、ハイブリッドHPC-量子プラットフォームの重要性の高まりを強調しています。CUDA-QがQuantum CircuitsのQCDL APIと共に進化するにつれ、同社は企業および科学的ワークロードを対象とする将来のDRQベースのアーキテクチャに向けて、より深いソフトウェア統合とスケーラビリティの計画を探求する予定です。 2025年5月20日